Questa è una vecchia versione del documento!
Verilog/VHDL simulation
[ Back to index ]
Contents
Introduction
Build your own Cadence Incisive documentation repository
Per Cadence Incisive invece la documentazione e' in
/usr/cadence/Incisive_10.20/doc/
cd ~/cadence/doc mkdir Incisive_10.20 cd Incisive_10.20 find /usr/cadence/Incisive_10.20/doc -name '*.pdf' -exec ln -s {} . \;
Verilog/VHDL references and documentation
I tutorial forniscono gia' il codice Verilog/VHDL, quindi uno puo' anche non saperlo!
Alcune referenze on-line sono:
http://www.utdallas.edu/~kinchit.desai/index_files/verilog/default.htm
Last update: Serena Panati - Sep 19th, 2013