Questa è una vecchia versione del documento!
Verilog/VHDL simulation
[ Back to index ]
Contents
- Introduction
- …
- …
- Verilog and VHDL simulation examples
Introduction
Build your own Cadence Incisive documentation repository
Per Cadence Incisive invece la documentazione e' in
/usr/cadence/Incisive_10.20/doc/
cd ~/cadence/doc mkdir Incisive_10.20 cd Incisive_10.20 find /usr/cadence/Incisive_10.20/doc -name '*.pdf' -exec ln -s {} . \;