Differenze
Queste sono le differenze tra la revisione selezionata e la versione attuale della pagina.
Entrambe le parti precedenti la revisione Revisione precedente Prossima revisione | Revisione precedente Prossima revisione Entrambe le parti successive la revisione | ||
vlsi:workbook:digital:hdlsim [23/11/2013 18:08] panati |
vlsi:workbook:digital:hdlsim [02/01/2014 17:48] pacher |
||
---|---|---|---|
Linea 7: | Linea 7: | ||
* [[vlsi:workbook:digital:hdlsim#introduction|Introduction]] | * [[vlsi:workbook:digital:hdlsim#introduction|Introduction]] | ||
- | * [[vlsi:workbook:digital:hdlsim#incisiverepository|Build your own Cadence Incisive documentation repository]] | + | * [[vlsi:workbook:digital:hdlsim#build_your_own_cadence_incisive_documentation_repository|Build your own Cadence Incisive documentation repository]] |
- | * [[vlsi:workbook:digital:hdlsim#hdlreference|Verilog/VHDL references and documentation]] | + | * [[vlsi:workbook:digital:hdlsim#Verilog/VHDL_references_and_documentation|Verilog/VHDL references and documentation]] |
+ | * [[vlsi:workbook:digital:hdlsim:verilog_tutorials|Verilog simulation tutorials]] | ||
+ | * [[vlsi:workbook:digital:hdlsim:vhdl_tutorials|VHDL simulation tutorials]] | ||
Linea 47: | Linea 48: | ||
* [[ http://asic.co.in/Index_files/verilogexamples.htm | Code examples ]] | * [[ http://asic.co.in/Index_files/verilogexamples.htm | Code examples ]] | ||
+ | [[http://www.utdallas.edu/~kinchit.desai/index_files/verilog/default.htm]] | ||