Differenze
Queste sono le differenze tra la revisione selezionata e la versione attuale della pagina.
Entrambe le parti precedenti la revisione Revisione precedente Prossima revisione | Revisione precedente Prossima revisione Entrambe le parti successive la revisione | ||
vlsi:workbook:digital:hdlsim [23/11/2013 23:03] panati |
vlsi:workbook:digital:hdlsim [22/04/2014 02:26] pacher |
||
---|---|---|---|
Linea 48: | Linea 48: | ||
* [[ http://asic.co.in/Index_files/verilogexamples.htm | Code examples ]] | * [[ http://asic.co.in/Index_files/verilogexamples.htm | Code examples ]] | ||
+ | [[http://www.utdallas.edu/~kinchit.desai/index_files/verilog/default.htm]] | ||
+ | |||
+ | |||
+ | ====== Overview of HDL simulators ====== | ||
+ | |||
+ | [[http://en.wikipedia.org/wiki/List_of_HDL_simulators]] | ||
+ | |||
+ | [[http://www.asic-world.com/verilog/tools.html]] | ||
+ | |||
+ | |||
+ | Used in the WorkBook: Cadence Incisive environment, Xilinx ISE and ModelSim | ||
+ | |||
+ | |||
+ | |||
+ | ====== ====== | ||
---- | ---- | ||
Last update: [[panati@NOSPAMto.infn.it|Serena Panati]] - Sep 19th, 2013 | Last update: [[panati@NOSPAMto.infn.it|Serena Panati]] - Sep 19th, 2013 | ||
~~NOTOC~~ | ~~NOTOC~~ |