Differenze

Queste sono le differenze tra la revisione selezionata e la versione attuale della pagina.

Link a questa pagina di confronto

Entrambe le parti precedenti la revisione Revisione precedente
Prossima revisione 		Revisione precedente
Prossima revisione Entrambe le parti successive la revisione
vlsi:resources:systemverilog [02/07/2015 22:50]
pacher 		vlsi:resources:systemverilog [14/07/2015 10:21]
pacher
Linea 8: Linea 8:
  
  
-[[www.eda.org/​sv/​SystemVerilog_3.1a.pdf|SystemVerilog 3.1a Language Reference Manual]]+//IEEE std 1800-2012// ​ \\ 
 +[[http://www.eda.org/​sv/​SystemVerilog_3.1a.pdf|SystemVerilog 3.1a Language Reference Manual]] 
 + 
 + 
 +//OVM/UVM User's Guide// 
 + 
 + 
 +**Syntax highlighting for the Gedit text editor** 
 + 
 +**1.** make a copy of the Verilog language style  
 + 
 +''/​usr/​share/​gtksourceview-2.0/​language-specs/​verilog.lang''​ 
 + 
 + 
 + 
 +**2.** add new SystemVerilog reserved words with the XML syntax 
 + 
 +<​code>​ 
 +<​keyword>​word</​keyword>​ 
 +</​code>​ 
 + 
 + 
 + 
 + 
 + 
 + 
 + 
 + 
 +