Differenze
Queste sono le differenze tra la revisione selezionata e la versione attuale della pagina.
Entrambe le parti precedenti la revisione Revisione precedente Prossima revisione | Revisione precedente | ||
vlsi:workbook2:makefiles [04/06/2014 12:08] pacher |
vlsi:workbook2:makefiles [05/06/2014 23:27] pacher |
||
---|---|---|---|
Linea 20: | Linea 20: | ||
[[http://www.csee.umbc.edu/portal/help/VHDL/Makefile.cadence]] | [[http://www.csee.umbc.edu/portal/help/VHDL/Makefile.cadence]] | ||
+ | [[http://www.ece.ucdavis.edu/~astill/Makefile]] | ||
====== Makefile for Cadence Incisive tools ====== | ====== Makefile for Cadence Incisive tools ====== | ||
+ | |||
+ | [[http://vak-opensource.googlecode.com/svn/trunk/hardware/systemverilog/uart-example/Makefile]] \\ | ||
+ | [[https://groups.google.com/forum/#!topic/comp.lang.verilog/iMd4NMmko8s]] | ||
''configure'' file: | ''configure'' file: | ||
Linea 350: | Linea 354: | ||
====== Makefile for Cadence RTL Compiler (RC) ====== | ====== Makefile for Cadence RTL Compiler (RC) ====== | ||
+ | |||
+ | [[http://people.virginia.edu/~ll2bf/docs/various/flow_example.html]] \\ | ||
+ | [[http://soc.eurecom.fr/EDC/cadence_rc_quick_start/src/Makefile]] | ||
<code> | <code> |