Differenze
Queste sono le differenze tra la revisione selezionata e la versione attuale della pagina.
| Entrambe le parti precedenti la revisione Revisione precedente | |||
|
vlsi:workbook2:clksyn [17/06/2014 07:06] pacher |
vlsi:workbook2:clksyn [17/06/2014 07:14] (versione attuale) pacher |
||
|---|---|---|---|
| Linea 1: | Linea 1: | ||
| + | |||
| + | |||
| ====== Multiple clock synthesis with RTL Compiler ====== | ====== Multiple clock synthesis with RTL Compiler ====== | ||
| Linea 6: | Linea 8: | ||
| [[http://www.edaboard.com/thread228298.html]] | [[http://www.edaboard.com/thread228298.html]] | ||
| + | |||
| + | Ref. to | ||
| + | |||
| + | H. Bhatnagar, //Advanced ASIC Chip Synthesis// | ||