Differenze
Queste sono le differenze tra la revisione selezionata e la versione attuale della pagina.
Entrambe le parti precedenti la revisione Revisione precedente Prossima revisione | Revisione precedente Ultima revisione Entrambe le parti successive la revisione | ||
vlsi:workbook:digital:tmp [22/04/2014 01:13] pacher |
vlsi:workbook:digital:tmp [23/05/2014 09:20] pacher |
||
---|---|---|---|
Linea 5: | Linea 5: | ||
====== Cadence Incisive Verification Platform ====== | ====== Cadence Incisive Verification Platform ====== | ||
+ | |||
+ | [[http://www.europractice.stfc.ac.uk/software/cadence_packages.html]] | ||
+ | |||
+ | Complete tutorial from the Altera application note //Using Cadence NC Tools in a Quartus II Design Flow// \\ | ||
+ | [[http://www.altera.co.jp/literature/an/an197.pdf]] | ||
Latest packege installed: INCISIV **13.10** | Latest packege installed: INCISIV **13.10** | ||
Linea 11: | Linea 16: | ||
[[http://rhlug.pileus.org/wiki/Cadence_IUS]] (uses a MakeFile !!!) \\ | [[http://rhlug.pileus.org/wiki/Cadence_IUS]] (uses a MakeFile !!!) \\ | ||
+ | |||
+ | |||
+ | |||
+ | ncverilog tutorials: \\ | ||
+ | [[http://mayzhao.wordpress.com/2010/07/15/ncverilog/]] | ||
[[http://hdfpga.blogspot.it/2011/03/nc-verilog-simulator-tutorial.html]] \\ | [[http://hdfpga.blogspot.it/2011/03/nc-verilog-simulator-tutorial.html]] \\ | ||