Differenze
Queste sono le differenze tra la revisione selezionata e la versione attuale della pagina.
| Prossima revisione | Revisione precedente Prossima revisione Entrambe le parti successive la revisione | ||
|
vlsi:resources:systemverilog [02/07/2015 22:48] pacher creata |
vlsi:resources:systemverilog [08/07/2015 17:56] pacher |
||
|---|---|---|---|
| Linea 1: | Linea 1: | ||
| - | ====== SystemVerilog ====== | + | ====== SystemVerilog references ====== |
| + | |||
| + | |||
| + | [ __[[vlsi:home|Home]]__ ] | ||
| + | [ __[[vlsi:workbook|Design WorkBook]]__ ] | ||
| + | [ __[[vlsi:resources:books|Books]]__ ] | ||
| + | |||
| + | |||
| + | //IEEE std 1800-2012// \\ | ||
| + | [[http://www.eda.org/sv/SystemVerilog_3.1a.pdf|SystemVerilog 3.1a Language Reference Manual]] | ||
| + | |||
| + | |||
| + | //OVM/UVM User's Guide// | ||